電子情報通信レクチャーシリーズD-17
VLSI工学ー基礎・設計編
ISBN4-339-01877-5 コロナ社
目次
第１章 VLSIの特徴と役割
1.1 VLSIの概念と基本技術
1.1.1 VLSIの基本技術と発明,
1.1.2 学問体系
1.2 LSIの種類
1.2.1 機能によるLSIの分類,
1.2.2 デバイスによる分類
1.3 半導体技術ロードマップ
1.4 システムへのインパクト
1.4.1 コンピュータシステム,
1.4.2 通信ネットワークシステム,
1.4.3 デジタル家電システム
第２章 VLSIのデバイス
2.1 VLSI構成要素
2.2 MOSトランジスタ
2.2.1 MOS構造とMOSの基本構造,
2.2.2 MOSの動作原理と動作領域,
2.2.3 電圧電流特性,
2.2.4 MOSのデバイスモデル,
2.2.5 MOSの等価回路モデル
2.3 ダイオード
2.4 抵抗
2.5 容量
2.6 インダクタンス
2.7 素子間分離構造
2.8 配線
2.8.1 多層配線,
2.8.2 配線容量
2.9 VLSI技術のスケーリング
第３章 論理回路
3.1 CMOS論理回路
3.1.1 インバータ,
3.1.2 NANDゲート,
3.1.3 NORゲート,
3.1.4 トランスミッションゲート (TG),
3.1.5 セレクタ (マルチプレクサ),
3.1.6 排他的論理和ゲート(EXOR),
3.1.7 CMOS複合ゲート,
3.1.8 クロックドCMOS論理回路,
3.1.9 ダイナミックCMOS論理回路,
3.1.10 電流モード論理回路
3.2 CMOS論理回路の動作速度
3.2.1 ゲート遅延時間,
3.2.2 配線による遅延時間
3.3 CMOS論理回路の消費電力
3.3.1 CMOS論理回路の電力消費の要因,
3.3.2 CMOS-LSIの消費電力,
3.3.3 リーク電流低減回路
3.4 制御回路
3.4.1 レジスタ,
3.4.2 同期動作回路,
3.4.3 カウンタ
第４章 論理ＶＬＳＩ
4.1 デジタル演算回路
4.1.1 加算回路,
4.1.2 減算回路,
4.1.3 乗算回路
4.2 クロック発生と分配
4.2.1 クロック発生,
4.2.2 クロック分配VLSIの試験
4.3 制御方式
4.3.1 ハードワイヤ方式,
4.3.2 プログラム制御,
4.3.3 パイプライン制御,
4.3.4 インタフェース回路
4.4 アーキテクチャレベルの低電力化技術
4.5 マイクロプロプロセッサ(MPU)
4.5.1．アーキテクチャ,
4.5.2 ＭＰＵ開発例,
4.5.3 デジタルシグナルプロセッサ（DSP）
4.6 専用VＬＳＩ
4.6.1 画像処理VＬＳＩ,
4.6.2 通信ＶＬＳＩ
第５章 半導体メモリ
5.1 メモリの種類と基本構成
5.2 SRAM
5.3 DRAM
5.4 マスクROM
5.5 浮遊ゲートメモリ
5.5.1 プログラマブルROM,
5.5.2 フラッシュメモリ
5.6 強誘電体メモリ
5.7メモリ混載ＶＬＳＩ
第6章 アナログＶＬＳＩ
6.1 CMOSアナログ基本回路
6.2 演算増幅器 (operational amplifier)
6.2.1 シングル出力演算増幅器,
6.2.2 全差動演算増幅器
6.3 コンパレータ
6.3.1 基本機能,
6.3.2 インバータチョッパ形コンパレータ,
6.3.3 ラッチ形コンパレータ
6.4 アナログスイッチ
6.5 AD，DA変換の基本動作
6.6 DA変換回路
6.6.1 容量アレイDA変換器,
6.6.2 抵抗ストリングDA変換器,
6.6.3 電流加算DA変換器
6.7 AD変換器
6.7.1 サンプルホールド回路(S/H),
6.7.2 逐次比較AD変換器,
6.7.3 並列比較(Flash)AD変換器,
6.7.4 直並列(Half Flash Flash)AD変換器,
6.7.5 パイプラインAD変換器（縦続型),
6.7.6 オーバーサンプリングΔΣAD変換器,
6.7.7 開発例とシステム応用
6.8 アナログフィルタ
6.8.1 時間連続フィルタ,
6.8.2 スイッチトキャパシタフィルタ (SCF)
第７章 無線通信回路
7.1 無線通信回路
7.1.1 無線通信方式,
7.1.2 無線回路のブロック構成,
7.1.3 ローノイズアンプ（LNA),
7.1.4 ミキサー（MIX),
7.1.5 中間周波回路
7.2 電圧制御発振回路（VCO）
7.2.1 LC型VCO,
7.2.2 リングオシレータ型VCO
7.3 フェイズロックドループ(PLL)
7.3.1 PLLの概要と応用,
7.3.2 ＰＬＬの構成,
7.3.3 ＰＬＬの要素回路．
7.3.4 ＰＬＬの特性
7.4 ディレイロックドループ（DLL）
7.5 ＲＦ回路混載システムVLSIの開発例
第８章 LSIの設計法と構成法
8.1 ＶＬＳＩ設計法と開発の流れ
8.1.1 システム設計（動作レベル記述),
8.1.2 機能設計（RTL記述）,
8.1.3 論理設計（ゲート記述）,
8.1.4 機能／論理検証,
8.1.5 回路設計,
8.1.6 レイアウト設計,
8.1.7 素子の偏差を考慮した設計,
8.1.8 AD混載LSIにおけるクロストーク雑音
8.2 VLSI設計方式
8.2.1 フルカスタム方式,
8.2.2 セルベース方式方式,
8.2.3 ゲートアレイ方式,
8.2.4 フィールドプログラマブルゲートアレイ (FPGA),
8.2.5 システム実現法の比較
第９章 VLSIの試験
9.1 試験の目的
9.2 試験の種類
9.2.1 ＤＣ試験,
9.2.2 ＡＣ試験,
9.2.3 機能試験
9.3 研究・開発段階での試験（評価）
9.4 量産における選別試験
9.5 試験装置
9.5.1 論理VLSIテスタ,
9.5.2 電子ビームテスター
9.6 テスト容易化技術
9.6.1 スキャンパス,
9.6.2 レベルセンシティブスキャンデザイン（LSSD）,
9.6.3 バウンダリスキャン,
9.6.4 組み込み自己試験（BIST）
岩田のホームページへ戻る
iwa@dsl.hiroshima-u.ac.jp
Last updated 2006.11.16